Michael Du
Estadísticas
3 Preguntas
3 Respuestas
CLASIFICACIÓN
21.257
of 288.904
REPUTACIÓN
2
CONTRIBUCIONES
3 Preguntas
3 Respuestas
ACEPTACIÓN DE RESPUESTAS
33.33%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 19.495
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 143.101
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Content Feed
Rate transitions and HDL generation port requirement
Ferrara, Thank you for your instruction. I have been updating the rate transition at the input or output ports or internal logi...
alrededor de 4 años hace | 0
Rate transitions and HDL generation port requirement
The model is attached. To simulate the functionality, it reads in a captured data file and serialize them outside the HDL conver...
alrededor de 4 años hace | 0
Pregunta
Rate transitions and HDL generation port requirement
Due to the down-sampling requirement, the rate transition HDL block is used to sample at a lower rate of the data stream. Also, ...
alrededor de 4 años hace | 4 respuestas | 0
4
respuestasPregunta
HDL IP block with more than one type of AXI interface
The idea is to generate the HDL IP blocks using the external PL DDR3 memories with both AXI4 Master and AXIS interfaces. The dat...
alrededor de 4 años hace | 1 respuesta | 0
1
respuestaPregunta
AXI4-S interface must use the same sample rate
This question is for the HDL advisor workflow. The AXIS data slave input of the system are taking in data from 3 channels, packa...
alrededor de 4 años hace | 0 respuestas | 0
0
respuestasSerial port timeout- 10 seconds, but getting less samples than expected/desired
I have similar questions. Matlab seems to set an upper limit to the serial port timeout of ~20ms and the serial input size of 2k...
más de 4 años hace | 0