Introducción a la generación de código HDL

Estos recursos ofrecen a los ingenieros una guía que les ayudará a ampliar sus habilidades en lo relativo a la generación de código HDL a partir de bloques de Simulink®, código MATLAB® y gráficos de Stateflow®. Este programa incluye diversos recursos, tales como vídeos, formación a su ritmo, webinars y sesiones in situ.

Fundamentos de MATLAB y Simulink

Aprenda los conceptos básicos de MATLAB mediante este tutorial introductorio gratuito de dos horas de duración sobre las funciones y los flujos de trabajo más utilizados.

Formación online

Aprenda los conceptos básicos sobre cómo crear, editar y simular modelos en Simulink con este tutorial introductorio gratuito de tres horas de duración.

Formación online

Explore cómo puede utilizar Simulink para diseñar, simular, implementar y probar diversos sistemas variables en el tiempo.

Webinar grabado

Este curso de tres días de duración ofrece una introducción exhaustiva al entorno de cálculo técnico de MATLAB.

Formación online y mediante instructor

Este curso de dos días de duración está dirigido a ingenieros que carezcan de experiencia en la modelización de sistemas y algoritmos y en la validación de diseños en Simulink.

Formación mediante instructor

Aprenda sobre el diseño basado en modelos y cómo utilizar Simulink para crear diagramas de bloques y modelos sencillos.

Documentación

Modelización e implementación en hardware de FPGA y ASIC

Vea esta guía en vídeo de cinco partes para obtener información sobre el diseño FPGA con MATLAB. Descubra los factores clave que se deben tener en cuenta a la hora de orientar un algoritmo de procesamiento de señales a hardware FPGA o ASIC.

Vídeo de demostración

Utilice los puntos fuertes de MATLAB y Simulink para implementar un algoritmo en hardware.

Vídeo de demostración

Aprenda cómo trasladar diseños de procesamiento de señales y comunicaciones en punto flotante a una implementación eficiente en punto fijo en FPGAs.

Webinar grabado

Genere código VHDL o Verilog sintetizable e independiente de la plataforma directamente a partir de modelos en punto flotante de precisión simple.

Vídeo de demostración

Aprenda cómo relacionar la implementación y verificación en FPGA y ASIC con el diseño a nivel de sistema en Simulink mediante HDL Coder™ y HDL Verifier™.

Webinar grabado

Este tutorial le guiará con los pasos necesarios para implementar un algoritmo de MATLAB en hardware de FPGA.

Documento y ejemplos

Estas directrices le ayudarán a adoptar HDL Coder para sus diseños e incluyen ejemplos que ilustran una selección de conceptos.

Documento y ejemplos

En este curso de tres días de duración se revisarán los fundamentos de DSP desde la perspectiva de la implementación en la estructura de FPGA.

Formación mediante instructor

Este curso de dos días de duración muestra cómo generar y verificar código HDL desde un modelo de Simulink mediante HDL Coder y HDL Verifier.

Formación mediante instructor

Verificación de VHDL y Verilog

Genere componentes DPI de SystemVerilog para acelerar la creación del entorno de verificación, depure los problemas mediante la cosimulación entre MATLAB o Simulink y HDL, y aprenda cómo eliminar bugs con mucha más antelación gracias a una colaboración más amplia.

Webinar grabado

Genere un modelo de referencia de la DPI-C de SystemVerilog para su uso en la simulación UVM de MATLAB mediante HDL Verifier.

Vídeo de demostración

Utilice HDL Verifier para importar VHDL o Verilog escrito a mano o heredado para cosimulación con Simulink.

Vídeo de demostración

Ejecute verificaciones basadas en FPGA con placas personalizadas mediante MATLAB y Simulink como test benches.

Vídeo de demostración

Analice señales internas en un FPGA de funcionamiento libre directamente en MATLAB o Simulink.

Vídeo de demostración

MATLAB como AXI Master en HDL Verifier proporciona acceso de lectura/escritura a las ubicaciones de memoria interna de las placas FPGA Xilinx® y SoC Zynq® desde una sesión de MATLAB. Observe cómo se utiliza para controlar un core IP generado por HDL Coder en una FPGA Xilinx Kintex®-7.

Vídeo de demostración

MATLAB como AXI Master en HDL Verifier proporciona acceso de lectura/escritura a las ubicaciones de memoria interna de las placas FPGA y SoC Intel® desde una sesión de MATLAB. Observe cómo se utiliza para controlar un core IP generado por HDL Coder en una FPGA Intel MAX® 10.

Vídeo de demostración

Temas relacionados con System on a Chip (SoC) y aplicaciones específicas

Utilice MATLAB y Simulink para programar FPGA SoC Intel en un flujo de trabajo de prototipado.

Vídeo de demostración

Aprenda cómo utilizar MATLAB y Simulink para modelizar, simular, probar e implementar algoritmos de comunicaciones en plataformas de producción basadas en Zyng y AD9361.

Webinar grabado

Verifique el rendimiento RF del RFSoC de Xilinx mediante MATLAB y Simulink.

Vídeo de demostración

Aprenda las consideraciones, el flujo de trabajo y las técnicas para orientar un algoritmo de procesamiento de visión a hardware de FPGA.

Serie de vídeos

El objetivo de este webinar es proporcionar una visión general de la herramienta de simulación y pruebas en tiempo real (RTST, por sus siglas en inglés) de MathWorks y Speedgoat para RCP/HIL. Obtenga su diseño de control de una simulación en un equipo de escritorio y realice pruebas en tiempo real mediante hardware e I/O.

Webinar grabado

Vea este vídeo de una simulación de hardware-in-the-loop (HIL) de un motor e inversor ejecutándose en un FPGA con una unidad de incremento de tiempo de 1 µs.

Webinar grabado

Este curso práctico de dos días de duración se centra en el desarrollo y la configuración de modelos en Simulink y su implementación en SoC completamente programables de Xilinx Zynq-7000.

Formación mediante instructor

Este curso práctico de un día de duración se centra en el modelado de diseños que se basan en una radio definida por software en MATLAB y Simulink y en la configuración e implementación en el ADI RF SOM.

Formación mediante instructor