Adriaan Sadie

Last seen: más de 4 años hace | Con actividad desde 2018

Followers: 0 Following: 0

Estadística

Feeds

Pregunta

How do I add FPGA data capture IP core in existing Vivado project?
I am using the FPGA data capture component from Matlab (generateFPGADataCaptureIP) to generate a logic analyzer IP core which I ...

alrededor de 5 años hace | 2 respuestas | 0

2

respuestas

Pregunta

How can I access future samples of a discrete time signal in Simulink?
Hi I am busy with a project that implements model predictive control and it uses a reference signal's future sample values, i...

más de 6 años hace | 0 respuestas | 0

0

respuestas