Esta página fue traducida automáticamente.
Complete una encuesta de 1 minuto sobre la calidad de esta traducción.
ETRI acelera las emulaciones de radar ejecutando algoritmos en FPGAs de NI.
Nuevo flujo de trabajo reduce el tiempo y el esfuerzo de implementar código HDL en un 50%.
“Es especialmente útil que la mayor parte del código del algoritmo principal se pueda utilizar tal cual, sin necesidad de realizar trabajo adicional mediante bloques MATLAB Function. Incluso sin experiencia en HDL, fue fácil convertir el algoritmo a código HDL usando HDL Coder”.
Resultados principales
- El tiempo y el esfuerzo requeridos para implementar código HDL se redujeron en un 50% en comparación con los flujos de trabajo tradicionales que implican código escrito a mano u otros métodos de diseño
- El esfuerzo de verificación se redujo en un 50% al utilizar cosimulación para comparar el comportamiento del algoritmo y el código HDL generado
- El procesamiento de señales en tiempo real del FPGA objetivo permitió la verificación de comportamiento y las pruebas de rendimiento en nivel de sistema
La generación de código HDL proporcionó a ETRI un diseño equivalente del algoritmo (arriba) y del modelo HDL (abajo).
El Instituto de Investigación en Electrónica y Telecomunicaciones (ETRI) es líder en tecnología de la información y las comunicaciones de Corea. La División de Investigación de Radio de la empresa utilizó MATLAB® para desarrollar un módulo de procesamiento de señales de transmisión/recepción en tiempo real para una plataforma de pruebas de radar de baja potencia. Sin embargo, su ejecución en una CPU utilizando un entorno de programación gráfica de terceros no cumplió con los requisitos del proyecto. En particular, los algoritmos de procesamiento en paralelo, como los bancos de filtros adaptados para reducir la interferencia de señales, requerían ejecución en tiempo real, y los receptores de señales ortogonales debían implementarse en una estructura de canalización.
Por lo tanto, el equipo de ETRI consideró que era necesario pasar a un FPGA NI™ para alcanzar sus objetivos. Convertir directamente el algoritmo de MATLAB a HDL estaba fuera de discusión, ya que el código necesitaría ser modificado manualmente después de cada cambio en el algoritmo. Además, la depuración fue un desafío porque la estructura del algoritmo no se reflejaba de manera idéntica en el código HDL.
Entonces, para seguir usando su propiedad intelectual y los ejemplos y el soporte proporcionados por MathWorks, el equipo primero convirtió el algoritmo a Simulink®, luego generó HDL utilizando HDL Coder™. De esta manera fue fácil evaluar las ventajas y desventajas de las diferentes opciones de diseño para la implementación, la arquitectura del hardware y los tipos de datos de punto fijo. Los diseñadores de algoritmos y hardware pudieron colaborar utilizando cosimulación, reduciendo las iteraciones entre ingenieros y minimizando la repetición y el error humano.
Más allá de esto, este flujo de trabajo proporcionó a los ingenieros de ETRI un proceso de diseño y verificación equivalente donde el modelo de Simulink y el código HDL tenían la misma estructura exacta. El uso de HDL Verifier™ permitió la verificación de comportamiento en tiempo real y las pruebas de rendimiento en nivel de sistema. A través de la automatización, este flujo de trabajo ahorró aproximadamente el 50% del tiempo y esfuerzo tanto para la implementación del código HDL como para la verificación del comportamiento en tiempo real. Se espera que proyectos futuros, como aquellos que involucran algoritmos basados en Machine Learning, también utilicen la generación de código con HDL Coder.
