Esta página fue traducida automáticamente.
Complete una encuesta de 1 minuto sobre la calidad de esta traducción.
TH Rosenheim utiliza HDL Coder para desarrollar ASIC para controladores de alta precisión
Desarrollo de un ASIC en nueve meses con diseño basado en modelos
“Simulink y HDL Coder nos permitieron fabricar un ASIC en solo nueve meses, un proceso que habría llevado el doble de tiempo con nuestra limitada experiencia en HDL y ASIC. Un flujo de trabajo de ASIC en HDL Coder nos permitió generar HDL rápidamente e iterar a través de la cadena de herramientas de ASIC, logrando nuestros objetivos de potencia, rendimiento y área. Nuestro chip de X-FAB más reciente fue 100% verificado en silicio, gracias en parte a HDL Verifier".
Resultados principales
- Diseño, implementación y verificación exitosas de un ASIC de alto rendimiento para el control de servoaccionamientos
- Frecuencia de conmutación más alta y dinámica de bucle de control mejorada dentro de un presupuesto de potencia de 120 mW, que es 33 veces menor que el prototipo de FPGA correspondiente
- Flujo de trabajo agilizado, desde el modelo hasta el ASIC, que redujo el tiempo de desarrollo en varios meses
- Desarrollo de un ASIC sin errores con bucles de control verificados de hasta 200 KHz y una estabilidad de posición de ±1,6 nm
Flujo de trabajo de ASIC (izquierda) junto con el ASIC producido en una placa controladora (derecha).
Los ingenieros de investigación de la Universidad Técnica de Ciencias Aplicadas de Alemania (TH Rosenheim) necesitaban un controlador de servoaccionamiento configurable para un control de alta aceleración y alta precisión en su banco de pruebas de motores de bobina móvil. Estos accionamientos de alta precisión son esenciales en la industria de semiconductores para un posicionamiento preciso. Las implementaciones de controladores tradicionales basadas en software no podían manejar las frecuencias PWM de 200 kHz y superiores requeridas en tales aplicaciones. Por lo tanto, TH Rosenheim decidió diseñar un ASIC personalizado para lograr una frecuencia de conmutación más alta con un presupuesto de potencia de 120 mW. La mayor frecuencia de conmutación lograda mediante semiconductores de banda ancha permite una dinámica de bucle de control significativamente mejorada. Además, TH Rosenheim quería adaptar el modelo desarrollado para el prototipado de FPGA para crear el ASIC con modificaciones mínimas.
Con experiencia limitada en programación de HDL y diseño de ASIC, los ingenieros de TH Rosenheim utilizaron un flujo de trabajo de MATLAB® y Simulink® a ASIC proporcionado por HDL Workflow Advisor en HDL Coder™. Diseñaron el controlador y su interfaz de comunicación SPI en Simulink y lo verificaron mediante simulación. Generaron Verilog® utilizando HDL Coder y lo implementaron en un FPGA para crear prototipos. El equipo utilizó las funciones de HDL Verifier™ para cosimulación y pruebas de FPGA-in-the-loop para verificar la correcta implementación del modelo de Simulink en HDL (y en hardware), lo que permitió identificar y corregir iterativamente problemas de diseño. Además, generaron bancos de pruebas de UVM para su flujo de trabajo de verificación de ASIC.
Con la excelente colaboración del equipo de desarrollo de MathWorks, la herramienta de síntesis de ASIC Cadence® Genus™ ahora es compatible con HDL Workflow Advisor. El equipo sintetizó el HDL generado con un número mínimo de configuraciones. La funcionalidad genhdltdb proporcionó estimaciones de tiempo precisas durante la fase de modelado utilizando la herramienta Cadence Genus y datos de nodos de tecnología de ASIC. Esto redujo significativamente los ciclos de iteración para identificar problemas de tiempo y acortó este paso de seis semanas a solo unos pocos días.
El proceso completo desde la creación del modelo hasta la fabricación del ASIC tomó solo nueve meses en lugar de más de un año, y el 99 % de la producción final de HDL de grado ASIC fue generada con HDL Coder. Las pruebas confirmaron que el ASIC está completamente libre de errores, con verificaciones de bucle de control de hasta 200 kHz y una estabilidad de posición de ±1,6 nm.
TH Rosenheim desarrolló su ASIC utilizando diseño basado en modelos y HDL Coder, fabricado por X-FAB con un nodo de tecnología de 180 nm. Este año, TH Rosenheim planea desarrollar un ASIC utilizando un nodo HPC+ de 28 nm de TSMC.
