Compare To Constant

Determinar cómo se compara la señal con una constante especificada

• 

Bibliotecas:
Simulink / Logic and Bit Operations
HDL Coder / Logic and Bit Operations

Descripción

El bloque Compare To Constant compara una señal de entrada con una constante. Especifique la constante en el parámetro Constant value. Especifique cómo se compara la entrada con el valor de la constante con el parámetro Operator.

Ejemplos

Illustration of Law of Large Numbers

Use MATLAB System blocks to illustrate the law of large numbers.

• Abrir modelo

Puertos

Entrada

Port_1 — Señal de entrada

escalar | vector | matriz

Señal de entrada, especificada como un escalar, un vector o una matriz, que se compara con una constante. Primero, el bloque convierte su parámetro Constant value al tipo de datos de entrada y, luego, realiza la operación especificada.

Tipos de datos: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Salida

Port_1 — Señal de salida

0 | 1 | vector | matriz

La salida es 0 si la comparación es falsa y 1 si es verdadera.

Tipos de datos: uint8 | Boolean

Parámetros

Operator — Operador lógico

<= (predeterminado) | == | ~= | < | >= | >

Este parámetro puede tener estos valores:

• ==: determina si la entrada es igual a la constante especificada.

• ~=: determina si la entrada no es igual a la constante especificada.

• <: determina si la entrada es menor que la constante especificada.

• <=: determina si la entrada es menor que o igual a la constante especificada.

• >: determina si la entrada es mayor que la constante especificada.

• >=: determina si la entrada es mayor que o igual a la constante especificada.

Uso programático

Parámetro de bloque: relop

Tipo: vector de caracteres

Valores: '==' | '~='| '<' |'<='| '>='| '>'

Predeterminado: '<='

Constant value — Constante con la que comparar

constante

Especifique el valor de la constante con la que se compara la entrada.

Uso programático

Parámetro de bloque: const

Tipo: vector de caracteres

Valor: escalar | vector | matriz | arreglo N-D

Predeterminado: '3.0'

Output data type — Tipo de datos de salida

boolean (predeterminado) | uint8

Especifique el tipo de datos de la salida, boolean o uint8.

Uso programático

Parámetro de bloque: OutDataTypeStr

Tipo: vector de caracteres

Valores: 'boolean' | 'uint8'

Predeterminado: 'boolean'

Enable zero-crossing detection — Seleccione para activar la detección de cruces por cero

'on' (predeterminado) | 'off'

Seleccione para activar la detección de cruces por cero. Para obtener más información, consulte Zero-Crossing Detection.

Uso programático

Parámetro de bloque: ZeroCross

Tipo: vector de caracteres

Valores: 'off' | 'on'

Predeterminado: 'on'

Características del bloque

Tipos de datos	Boolean | double | enumerated | fixed point | half | integer | single
Paso directo	sí
Señales multidimensionales	sí
Señales de tamaño variable	sí
Detección de cruce por cero	sí

Más acerca de

Cobertura de modelos

Si tiene una licencia de Simulink^® Coverage™, el bloque Compare To Constant recibe cobertura de condiciones.

Mediciones de cobertura de condiciones:

• Número de veces que la comparación entre la entrada y la constante especificada es verdadera

• Número de veces que la comparación entre la entrada y la constante especificada es falsa

Si selecciona la métrica de cobertura Relational boundary (Simulink Coverage), el bloque Compare To Constant recibe cobertura de límites relacionales. Para obtener más información, consulte Relational Boundary Coverage (Simulink Coverage).

Capacidades ampliadas

Generación de código C/C++
Genere código C y C++ mediante Simulink® Coder™.

Generación de código HDL

Genere código VHDL, Verilog y SystemVerilog para diseños FPGA y ASIC mediante HDL Coder™.

HDL Coder™ proporciona opciones de configuración adicionales que afectan a la implementación de HDL y la lógica sintetizada.

Arquitectura de HDL

Este bloque tiene una arquitectura de HDL predeterminada.

Propiedades del bloque HDL

ConstrainedOutputPipeline	Número de registros para colocar en las salidas moviendo los retrasos existentes dentro de su diseño. La canalización distribuida no redistribuye estos registros. El valor predeterminado es 0. Para obtener más información, consulte ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Número de fases de canalización de entrada que desea insertar en el código generado. La canalización distribuida y la canalización de salida restringida pueden mover estos registros. El valor predeterminado es 0. Para obtener más información, consulte InputPipeline (HDL Coder).
OutputPipeline	Número de fases de canalización de salida para insertar en el código generado. La canalización distribuida y la canalización de salida restringida pueden mover estos registros. El valor predeterminado es 0. Para obtener más información, consulte OutputPipeline (HDL Coder).

Soporte para datos complejos

Este bloque admite la generación de código para señales complejas.

Generación de código PLC
Genere código de texto estructurado mediante Simulink® PLC Coder™.

Conversión de punto fijo
Diseñe y simule sistemas en punto fijo mediante Fixed-Point Designer™.

Historial de versiones

Introducido antes de R2006a

Consulte también

Compare To Zero | Logical Operator | Combinatorial Logic