Diseño de FPGA para procesamiento digital de señales

Día 1 de 3

Introducción al hardware de FPGA de DSP

Objetivo: Se ofrece una introducción a DSP y FPGA. Aprenda la arquitectura general de FPGA y por qué las FPGA son especialmente adecuadas para la implementación de algoritmos DSP.

• Desde la lógica discreta hasta las FPGA: una breve historia
• El sistema DSP genérico
• Revisión de procesadores y núcleos DSP
• ASIC personalizados y semipersonalizados
• System-on-chip (SOC)
• Flexibilidad y funcionalidad de FPGA
• FPGA frente a DSP programables

Conceptos básicos de FPGA

Objetivo: Revise los conceptos básicos de implementaciones basadas en FPGA.

• Problemas de temporización y ruta crítica
• Canalización
• Implementación aritmética: multiplicar y sumar
• Implementaciones en paralelo y en serie
• Filtros FIR

Tecnología de FPGA

Objetivo: Explore distintas arquitecturas y familias de FPGA de AMD. 

• Hoja de ruta de la tecnología de FPGA
• Frecuencia de reloj, tasa de datos y tasa de muestreo
• Registros y memoria FPGA
• Bloques de entrada/salida y requisitos
• Bloques lógicos configurables, bits y slices
• Familias de FPGA 

Conceptos básicos de aritmética para DSP

Objetivo: Aprenda la aritmética binaria de punto fijo. Aplique operaciones aritméticas al hardware de FPGA de AMD.

• Aritmética de punto fijo del complemento de 2
• Celdas multiplicadoras y sumadores completos
• Implementación de división y raíz cuadrada
• Problemas de longitud de palabra y aritmética de punto fijo
• Saturar y envolver
• Desbordamiento y subdesbordamiento

Técnicas de gráficas de flujo de la señal (SFG)

Objetivo: Revise la representación de los algoritmos de DSP mediante una gráfica de flujo de la señal. Utilice el método de conjuntos de corte para mejorar el rendimiento de la temporización. Implemente filtros FIR paralelos y en serie.

• Gráficas de flujo de la señal de filtro digital/DSP
• Latencia, retardos y "antirretardos"
• Retemporización: Escalado de cut-set y retardo
• Trasposición FIR
• Canalización y arquitecturas multicanal
• Topologías SFG para FPGA

Filtrado digital

Objetivo: Explore las distintas topologías de filtros

• Paso bajo, paso alto, paso banda y eliminador de banda
• IIR, FIR, adaptativo
• Respuesta al impulso
• Respuesta en frecuencia

Día 2 de 3

Reajuste de temporización recursivo de DSP (IIR y LMS)

Objetivo: Revise el reajuste de temporización de arquitecturas de gráficos de flujo de señales de DSP en paralelo con bucles de feedback

• IIR
• LMS adaptativo
• LMS no canónico

Implementación de filtros en serie

Objetivo: Explore la implementación eficiente de filtros sobremuestreados.

• Filtros en serie
• Filtros en serie-paralelo
• Coste de hardware

Implementación de filtros de canal múltiple

Objetivo: Desarrolle filtros de canal múltiple con gráficos de flujos de señales de tiempo compartido

• Reajuste de temporización mediante conjuntos de corte
• Regla de escalado de retardos
• Problemas de implementación
• Ampliar filtros en serie a múltiples canales

Procesamiento en el dominio de la frecuencia

Objetivo: Analice la teoría y la implementación en FPGA de la transformada rápida de Fourier.

• DFT, FFT e IFFT
• Arquitecturas de FPGA FFT
• Crecimiento y precisión de la longitud de palabra de FFT

Procesamiento de señales multitasa para FPGA

Objetivo: Desarrolle la estructura polifásica para la implementación eficiente de los filtros multitasa. Use el filtro CIC para la interpolación y el diezmado.

• Filtros de sobremuestreo e interpolación
• Filtros de submuestreo y diezmado
• Aritmética eficiente para la implementación de FIR
• Integradores y diferenciadores
• Filtros de media banda, de promedio móvil y de peine
• Filtros (Hogenauer) de peine integrador en cascada (CIC)
• Aritmética eficiente para el filtrado de IIR

Día 3 de 3

Técnicas CORDIC

Objetivo: Descripción del algoritmo de CORDIC para calcular funciones trigonométricas, lineales e hiperbólicas.

• Modo de rotación y modo vectorial de CORDIC
• Calcular la función del coseno y seno
• Calcular la magnitud y el ángulo del vector
• Arquitectura para la implementación en FPGA

Algoritmos y aplicaciones adaptativas de DSP

Objetivo: Descripción del algoritmo de LMS en el procesamiento adaptativo de señales. Se describe el algoritmo de QR como una técnica de mínimos cuadrados recursivos (RLS) y por qué es adecuado para la implementación en FPGA.

• Aplicaciones adaptativas (ecualización, beamforming)
• Algoritmos LMS e implementación paralela
• Algoritmos LMS no canónicos
• Álgebra lineal; resolución de sistemas lineales de ecuaciones
• Algoritmo de QR para el procesamiento adaptativo de señales
• Requisitos para el procesamiento QR y problemas numéricos

Osciladores de control numérico

Objetivo: Aprenda y compare distintas arquitecturas de NCO

• Filtros de IIR
• Rotaciones de CORDIC
• Tablas de búsqueda
• Evaluar la pureza espectral y SFDR

Problemas de temporización y sincronización

Objetivo: Analice la recuperación de la temporización del símbolo, recuperación de la fase portadora, recuperación de la frecuencia portadora y sincronización de tramas.

• Recuperación de portadora, cuadratura y bucles Costas, PLL
• Rotaciones de fase; conversiones de tasas de muestreo
• Recuperación de la temporización de los símbolos, detección temprana y tardía de los portales
• Sincronización y temporización de bucle de bloqueo de retardo