Generación de Código HDL desde Simulink

Día 1 de 2

Preparar modelos de Simulink para la generación de código HDL

Objetivo: Prepare un modelo de Simulink para la generación de código HDL. Genere código HDL y un banco de pruebas para modelos simples que no requieran optimización.

• Preparar modelos de Simulink para la generación de código HDL
• Generar código HDL
• Generar un banco de pruebas
• Verificar el código HDL generado con un simulador de HDL

Control de precisión del punto fijo

Objetivo: Establezca correspondencia entre el código HDL generado y bloques de Simulink específicos del modelo. Use Fixed-Point Tool para finalizar la arquitectura de punto fijo del modelo.

• Escalado de punto fijo y herencia
• Flujo de trabajo de Fixed-Point Designer
• Fixed-Point Tool
• Interfaz de la línea de comandos

Generar código HDL para modelos multitasa

Objetivo: Genere código HDL para diseños multitasa. Descubra las diferentes estrategias de modelado para implementar diseños multitasa.

• Preparar un modelo multitasa para generar código HDL
• Generar código HDL con uno o múltiples pines de reloj
• Verificar diseños multitasa con cosimulación
• Diseñar una interfaz de transmisión simplificada para aplicaciones multitasa

Día 2 de 2

Optimizar el código HDL generado

Objetivo: Use cadenas de tareas para cumplir los requisitos de tiempo del diseño. Utilice implementaciones en hardware específicas y comparta recursos para optimizar el área.

• Generar código HDL con HDL Workflow Advisor
• Cumplir con los requisitos de tiempo mediante la canalización
• Elegir implementaciones en hardware específicas para los bloques de Simulink compatibles
• Compartir recursos de FPGA/ASIC en los subsistemas
• Verificar que el código HDL optimizado es bit-true y de ciclo preciso
• Asignar bloques de Simulink a los recursos de hardware específicos en FPGA

Modelado y optimización de arquitecturas de transmisión

Objetivo: Modele arquitecturas de transmisión aptas para hardware mediante señales de control explícitas. Incluya manualmente optimizaciones de tiempo y área, y garantice el flujo de datos ante posible saturación del sistema

• Modelar una arquitectura de transmisión totalmente paralela
• Insertar registros de canalización en un modelo con frecuencia de reloj
• Comprender los pasos de modelado de una arquitectura paralela a una en serie
• Garantizar un comportamiento de detención correcto con protocolos basados en señales valid/ready

Usar el punto flotante nativo

Objetivo: Implemente valores y operaciones de punto flotante en el código HDL.

• Por qué y cuándo usar el punto flotante nativo
• Generación de código HDL independiente de la plataforma objetivo con HDL Coder
• Comparación entre punto fijo y punto flotante
• Optimización de implementaciones de punto flotante

Vincular el código HDL externo con el HDL generado

Objetivo: Incorpore código HDL existente en el diseño con la interfaz de caja negra. Parametrice código HDL para mejorar la reusabilidad y la legibilidad.

• Vincular el código HDL externo
• Mejorar la reusabilidad y la legibilidad del código