xiaodong yu
Followers: 0 Following: 0
Estadística
CLASIFICACIÓN
223.029
of 295.673
REPUTACIÓN
0
CONTRIBUCIONES
7 Preguntas
1 Respuesta
ACEPTACIÓN DE RESPUESTAS
28.57%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 20.262
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 154.257
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
Do the additional delays added by adaptive pipeline distroy the alignment between signal paths?
Hi, I want to use adaptive pipeline to optimize the multiply-add module in HDL coder for xilinx FPGA. I enable adaptive piplin...
10 días hace | 1 respuesta | 0
1
respuestaHDL Coder reset control
Hi Androw I want to find out all the delay module with "default reset". I use following command, but it is failed. do you have ...
5 meses hace | 0
Pregunta
mapping lookup table to block ram
I use HDL coder, lookup table block. and enable the option to map look up table to RAM. I have add a piple register right at th...
alrededor de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
HDL simulation logic analyzer is slow
my logic analyzer in HDL simulation is slow. can graphic card help on it or adding more grafic memery?
alrededor de 1 año hace | 0 respuestas | 0
0
respuestasPregunta
HDL "complex to Magnitude and angle" module show critical path which can not meet 160MHz clock timing
Hi, experts I try to use the module of "complex to Magnitude and Angle (CMA)" on xilinx FPGA with clock of 160MHz. the critica...
más de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
timing control module _tc.v have failed path to other module
my HDL code from HDL codeGen has timing error. Some of the failed path are from module _tc.v to other modules. in the tc.v mod...
más de 1 año hace | 0 respuestas | 0
0
respuestasPregunta
wlanhdlreceiver use only 64 sample to do fine symbol timming. is it enough for 40M, 80M and 16MHz wlan signal?
I am learning on the wlanHDLReceiver HDL design. the Design uses 64 data to do fine symbol timing. But in Matlab .m reference de...
más de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
evm demoded from wlan ofdm signal with comm.Phasenoise() increased round 3dB from 80MHz to 160MHz signal bandwidth.
Hi, I am using a comm.Phasenoise to check the phase noise effect on EVM for a demoduation of wlan ofdm signal. the simulation...
más de 1 año hace | 0 respuestas | 0