Estadística
5 Preguntas
0 Respuestas
CLASIFICACIÓN
235.805
of 300.331
REPUTACIÓN
0
CONTRIBUCIONES
5 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
0.0%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 20.920
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 168.124
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
How to get digital/analog input to speedgoat processor using IO334-325k
Hello, I'm currently running a controller model on speedgoat IO334-325k FPGA, using hdl coder to define analog and digital inte...
10 meses hace | 1 respuesta | 0
1
respuestaPregunta
Relationship between FPGA Sample Frequency, FPGA Clock Frequency, Simulink Solver Rate and Oversampling Factor
Hi, I have a generator controller model in Simulink, I'm hoping to have it deployed on Speedgoat (IO334-325k) and use it to run ...
más de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
HDL Coder Vivado timing report shows infinite slack
I'm using HDL coder to deploy a controller model in simulink onto Speedgoat FPGA, at the build bitstream stage i get a message s...
más de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
HDL Coder timing report shows a different negative slack when building the exact model twice
I'm using HDL coder to deploy a controller model i have onto Speedgoat FPGA. I'm using Vivado as the compiler and the fpga manuf...
más de 1 año hace | 1 respuesta | 0
1
respuestaPregunta
HDL Coder, Assertion failed: B:\matlab\src\cgir_hdl\dom_pir_core\dutinfo.cpp:101:portIdx < m_inportMap.size()
I have a HDL Coder Simulink Model in R2021a. The model consists of a generator and a controller. I'm trying to convert the contr...
más de 2 años hace | 1 respuesta | 0
