Estadística
2 Preguntas
0 Respuestas
CLASIFICACIÓN
299.434
of 300.369
REPUTACIÓN
0
CONTRIBUCIONES
2 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
0.0%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 20.936
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 168.436
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
Is it possible to achieve a 50% duty cycle while dividing a clock by a fractional number like 1.5?
I am modeling a frequency divider architecture in Simulink using a fractional division block with a DSM (Delta-Sigma Modulator)....
alrededor de 1 mes hace | 1 respuesta | 0
1
respuestaPregunta
Why was the continuous-time VCO block discontinued in the Communications Toolbox, and what is the recommended way to model it for PLL/RF synthesizer design?
I am designing a PLL/frequency synthesizer for an RF transceiver, and for this application I require a continuous-time VCO to ge...
alrededor de 1 mes hace | 0 respuestas | 0
