Estadística
CLASIFICACIÓN
111.990
of 300.756
REPUTACIÓN
0
CONTRIBUCIONES
7 Preguntas
1 Respuesta
ACEPTACIÓN DE RESPUESTAS
42.86%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 21.077
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 170.890
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
help for forcing simulink in order to run using ode4 (RG4)
Dear all, I have generate a motor model according to dq reference frame theory. The model is run without any problem, but I mus...
más de 4 años hace | 0 respuestas | 0
0
respuestasPregunta
FPGA data capture setting problem
Dear all, I am trying to use FPGA data capture and following the instructions given in the page https://www.mathworks.com/help/...
alrededor de 5 años hace | 1 respuesta | 0
1
respuestahdl coder work flow adviser block compability error
Dear Kiran Kintali, First of all, thanks for your fast answer. I have used all data either single or fixed-point and as you kno...
más de 5 años hace | 0
Pregunta
hdl coder work flow adviser block compability error
Dear all, I have a model so as to control a pmsm. when I run the hdl workflow adviser to generate VHDL code, an error which is ...
más de 5 años hace | 4 respuestas | 0
4
respuestasPregunta
hdl coder IO buffer error
Hi, I am creating a model using model based design for motor control. I have generated vhdl code and run implementation in viva...
más de 5 años hace | 1 respuesta | 0
1
respuestaPregunta
hdl coder ram usage and source optimizaion
Dear all, I am using hdl coder and modelling current and speed PI with space vector PWM and SPI blocks. When I go to vivado, I ...
más de 5 años hace | 1 respuesta | 0
1
respuestaPregunta
hdl coder model checker output latetency and ulp error warning
Hi, I am trying to generate motor speed controller in FPGA. I have completed my model and now I am in code generation phase. I...
más de 5 años hace | 1 respuesta | 0
1
respuestaPregunta
How can I define FPGA pin as data input in simulink model?
Hello Everyone, I am a new FPGA model-based design learner. Thus, finding what I want is still a puzzle for me. I am studying o...
más de 5 años hace | 0 respuestas | 0
