Arun
Tenesix Inc.
Followers: 0 Following: 0
Estadística
4 Preguntas
0 Respuestas
CLASIFICACIÓN
86.031
of 300.744
REPUTACIÓN
0
CONTRIBUCIONES
4 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
75.0%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 21.054
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 170.597
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
HDL Coder RAM generation for an array
will hdl coder generate ram for 2 dimension array if isempty(my_ary) my_ary = zeros (10,1000) end new_value = [1:10...
alrededor de 11 años hace | 1 respuesta | 0
1
respuestaPregunta
Matlab to RTL - Block RAM Enable
An array will get recognized as block RAM. So foo_ary(index) = write_value_at_index will write to the block RAM Question - how...
alrededor de 11 años hace | 2 respuestas | 0
2
respuestasPregunta
No of Pipeline Stages in Verilog coming from an m file (or latency)
How does one find how many pipeline stages exist in the verilog file. Example, run the mdhlc_sobel filter example from the web s...
más de 11 años hace | 2 respuestas | 0
2
respuestasPregunta
HDL Resource Untilization does not match Synthsis Ouput
When running hdl coder for example on mlhdlc_sobelfilter.m the utilization report says the hdl needs multipliers (90) adders/Sub...
más de 11 años hace | 1 respuesta | 0
