SoC Blockset
Diseñe, analice y despliegue aplicaciones de hardware/software para dispositivos SoC de Intel y AMD
¿Tiene preguntas? Comuníquese con ventas.
¿Tiene preguntas? Comuníquese con ventas.
SoC Blockset permite simular y analizar el rendimiento de algoritmos en SoC y ASIC programables. Puede desplegar estos algoritmos en forma de aplicaciones de hardware y software para prototipado y producción.
Con este blockset, puede crear modelos de arquitecturas de hardware estableciendo una interfaz entre núcleos de procesador, lógica programable, memoria y periféricos. Luego, puede utilizar los modelos para dividir algoritmos entre lógica programable y procesadores con el fin de analizar los tradeoffs de implementar en hardware o software. Además, el blockset permite programar las tareas de aplicaciones de software.
La app SoC Builder automatiza el despliegue mediante la creación de núcleos PI y software para núcleos Arm® y placas de desarrollo de programación desde Simulink, con HDL Coder y Embedded Coder.
SoC Blockset permite el análisis de aplicaciones desplegadas en hardware con herramientas de diagnóstico de rendimiento y creación de perfiles de software. Entre los dispositivos compatibles se incluyen SoC Zynq®-7000, MPSoC/RFSoC Zynq Ultrascale+ y ACAP Versal™ de AMD®, así como FPGA de SoC de Intel®.
Realice un análisis preliminar de un diseño para determinar si las tareas de software de la aplicación se pueden programar en el hardware seleccionado. Comience con una arquitectura funcional de la aplicación en System Composer y asigne componentes funcionales a procesadores o lógica programable.
Analice diseños de sistemas con modelos predefinidos de los más recientes dispositivos SoC programables de AMD, y utilice la herramienta SoC Builder para desplegarlos en placas de desarrollo y realizar pruebas.
Documentación de Versal y RFSoC/MPSoC
Ejemplos de Versal y RFSoC/MPSoC
Con Wireless HDL Toolbox, puede simular y desplegar algoritmos de recuperación de MIB de 5G NR o de SIB1 de 5G NR para FR1 y FR2 utilizando una implementación de SoC Blockset en placas RFSoC Zynq UltraScale+ de AMD.
Analice algoritmos de MATLAB o modelos de Simulink para generar informes que incluyen el número de operadores aritméticos necesarios para la implementación. Utilice estos informes para comparar diferentes arquitecturas de dispositivos FPGA, ASIC y SoC, evaluar tradeoffs de diseño y explorar opciones de división entre hardware y software.
Modele memoria DDR y simule transacciones de memoria compartida entre lógica de hardware y procesadores integrados. Configure controladores DMA para arbitrar el tráfico de memoria. Tenga en cuenta la tasa de transferencia y la latencia de memoria en la simulación.
Modele la ejecución de tareas de software embebido como si fuera gestionada por el sistema operativo (SO). Simule tareas con tiempo preciso, teniendo en cuenta el cambio de contexto, multitareas apropiativas y duración de la ejecución. Modele interrupciones de software generadas por la estructura de FPGA. Aplique estadísticas para simular la duración de tareas no deterministas, o incorporar las duraciones de tareas medidas durante las pruebas en hardware.
Genere diseños de referencia de HDL Coder directamente desde modelos de SoC Blockset, y luego utilice la herramienta HDL Workflow Advisor para integrar núcleos PI creados con HDL Coder.
Utilice la herramienta OS Customizer para modificar y agregar librerías a la distribución de Linux® del procesador integrado. Personalice el sistema operativo Linux integrado de las placas compatibles.
Evalúe aplicaciones de visión, comunicaciones y radar teniendo en cuenta los efectos de subsistemas de procesador, FPGA y memoria DDR. Implemente controladores de motores y electrónica de potencia divididos entre procesadores y lógica programable.
Ejemplos de visión, comunicaciones, radar y control de motores