SoC Blockset

Diseñe, analice y despliegue aplicaciones de H/S para dispositivos SoC de AMD e Intel

¿Tiene preguntas? Comuníquese con ventas.

SoC Blockset permite simular y analizar el rendimiento de algoritmos en SoC y ASIC programables. Puede desplegar estos algoritmos en forma de aplicaciones de hardware y software para prototipado y producción.

Con este blockset, puede crear modelos de Simulink de arquitecturas de hardware estableciendo una interfaz entre núcleos de procesadores Arm^®, lógica de hardware, memoria y periféricos. Puede utilizar modelos para dividir algoritmos entre lógica de hardware y procesadores para analizar tradeoffs de implementación.

La app SoC Builder automatiza el despliegue creando núcleos PI y software, y programando placas de desarrollo con HDL Coder y Embedded Coder.

SoC Blockset analiza aplicaciones en hardware con diagnóstico de rendimiento y creación de perfiles de software. Entre los dispositivos compatibles se incluyen SoC adaptable Versal™, MPSoC/RFSoC Zynq™ UltraScale+™ y SoC Zynq-7000 de AMD^®, además de FPGA de SoC de Intel^®.

Modelado y simulación | Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset

Diagrama de bloques de recuperación de SIB1 de 5G NR para FR1 y FR2.

Aplicaciones de 5G y SDR

Con Wireless HDL Toolbox, puede simular y desplegar algoritmos de decodificación de MIB de 5G NR o SIB1 de 5G NR para FR1 y FR2 utilizando una implementación de SoC Blockset. Utilice radios basadas en Zynq con tarjetas de RF de Analog Devices para realizar prototipado, verificar y probar sistemas inalámbricos prácticos.

Documentación | Ejemplos

Modelo de Simulink de algoritmo de detección de carriles con una placa AMD ZC706.

Aplicaciones de visión

Cree modelos empleando diseños de referencia de SoC que permiten capturar vídeo en tiempo real para simulación, procesar transmisiones de vídeo en hardware y realizar integración con procesadores de Deep Learning. Desarrolle diseños de prototipos con entrada de vídeo en tiempo real utilizando el paquete de soporte de hardware de SoC Blockset.

Documentación | Ejemplos

Esquema de bloques y modelo de SoC Blockset de un algoritmo de control de campo orientado.

Aplicaciones de controles de motores y electrónica de potencia

Modele y simule controladores de motores y electrónica de potencia divididos entre procesadores y lógica programable. Automatice la generación y compilación de código C junto con la generación de núcleos PI para su uso en dispositivos Zynq y Versal de AMD, y FPGA de SoC de Intel.

Documentación | Ejemplo

Hardware del kit de evaluación VCK190 de la serie AI Core de Versal.

Implementación en dispositivos Versal

Analice diseños de sistemas con modelos predefinidos de los últimos dispositivos SoC programables de AMD, y luego utilice la app SoC Builder para realizar despliegue y pruebas en placas de desarrollo.

Documentación | Ejemplo

Implementación en dispositivos RFSoC

Simule y despliegue aplicaciones de radar en dispositivos RFSoC de AMD. Despliegue algoritmos de detección de señales 5G en placas RFSoC utilizando SoC Blockset para programar el hardware, cargar datos de prueba en la memoria y controlar el diseño desplegado. Implemente algoritmos de salto de frecuencia para aplicaciones de CDMA y FHSS con RFSoC UltraScale+ de AMD.

Documentación | Ejemplos (Telecomunicaciones, Radar)

En el sentido de las agujas del reloj desde la izquierda: ZC706, ZedBoard, Arty, ZC702 y PicoZed.

Implementación en dispositivos MPSoC UltraScale+ y Zynq-7000 de AMD

Desarrolle aplicaciones de controles de motores y electrónica de potencia o telecomunicaciones para su implementación en plataformas MPSoC y Zynq-7000. Utilice la app SoC Builder para configurar, crear y desplegar algoritmos de hardware/software en hardware de prototipado.

Documentación | Ejemplo

App Hardware Setup para placas de Xilinx.

Soporte de placas COTS y personalizadas

Utilice la herramienta OS Customizer para modificar y agregar librerías a la distribución de Linux^® del procesador integrado. Personalice el sistema operativo Linux integrado de las placas compatibles.

Documentación | Ejemplos

Modelado de memoria DDR

Modele memoria DDR y simule transacciones de memoria compartida entre lógica de hardware y procesadores integrados. Configure controladores DMA para arbitrar el tráfico de memoria. Tenga en cuenta la tasa de transferencia y la latencia de memoria en la simulación.

Documentación | Ejemplos

Contenido de diseños de referencia: RAM, controladores de memoria, interfaces de datos/control, FIFO, gestores de reloj y rutas de control.

Generación de diseños de referencia de HDL Coder

Genere diseños de referencia de HDL Coder directamente desde modelos de SoC Blockset, y luego utilice la herramienta HDL Workflow Advisor para integrar núcleos PI creados con HDL Coder.

Documentación | Ejemplos