SoC Blockset
Diseño, evaluación e implementación de arquitecturas software y hardware SoC
SoC Blockset™ proporciona bloques de Simulink® y herramientas de visualización que permiten modelar, simular y analizar arquitecturas hardware y software para ASICs, FPGAs y System on Chip (SoC). Es posible crear la arquitectura del sistema mediante modelos de memoria, modelos de bus y modelos de E/S, así como simular la arquitectura junto con los algoritmos.
SoC Blockset permite simular la memoria y la conectividad, tanto interna como externa, así como los efectos de la planificación y del SO, ya sea con tráfico de prueba generado o datos de E/S reales. Puede explorar con rapidez diversas arquitecturas de sistema, estimar la complejidad de la interfaz para la partición de hardware y software, y evaluar el rendimiento del software y la utilización del hardware.
SoC Blockset exporta diseños de referencia para dispositivos FPGA de Xilinx® e Intel® y plataformas SoC, incluidas Zynq®-7000, Ultrascale+™ y las FPGAs SoC de Intel. Estos diseños de referencia se pueden emplear con herramientas de diseño de Xilinx e Intel.
Simulación de arquitecturas SoC
Desarrolle y combine algoritmos de software, lógica de hardware, sistemas de memoria y dispositivos de E/S en su aplicación SoC. Evalúe arquitecturas alternativas antes de la implementación en hardware.
Transacciones de memoria
Modele y simule transacciones de memoria compartida entre la lógica del hardware y los procesadores embebidos. Configure los controladores de memoria DMA para arbitrar el tráfico de memoria. Tenga en cuenta la latencia de memoria y el rendimiento en la simulación.
Ejecución de tareas
Modele la ejecución de tareas en un proceso embebido como si la gestionara el sistema operativo (SO). Simule tareas con sincronización precisa, teniendo en cuenta el cambio de contexto, la sustitución de tareas y la duración de la ejecución.
Ciclo de ejecución de tareas de una aplicación mediante un SO.
Plantillas de modelos SoC
Cree modelos completos de aplicaciones SoC desde cero mediante un enfoque paso a paso o parta de plantillas predefinidas para el coprocesado de hardware/software, incluidas plantillas para aplicaciones de visión y comunicación.
Creación de modelos para aplicaciones SoC mediante plantillas de modelos predefinidas.
Simulación con datos de E/S grabados
Grabe fuentes de periféricos de hardware como señales de RF o datos HDMI y, después, reproduzca las grabaciones como fuentes en simulaciones o pruebas de hardware.
Reproduzca grabaciones como fuentes para la simulación.
Análisis del rendimiento del sistema
Evalúe el rendimiento de memoria y la ejecución de tareas mediante la simulación y lleve a cabo análisis en dispositivos.
Análisis de la ejecución de tareas
Simule el sistema de software de las aplicaciones SoC mediante la ejecución de modelos Simulink que incorporan tareas desencadenadas por tiempo y por eventos. Visualice la sincronización de la ejecución de tareas, la prioridad, los desbordamientos de velocidad, las caídas y la utilización de núcleos. Reproduzca ejecuciones de tareas en la simulación mediante datos de sincronización capturados en simulaciones previas o directamente de dispositivos SoC.
Realice análisis estadísticos de los tiempos de ejecución de tareas.
Rendimiento de memoria DDR
Analice el ancho de banda de memoria de los diseños de sistemas. Visualice los resultados de la simulación y las métricas de ancho de banda antes de la implementación en el dispositivo SoC.
Simule transacciones de memoria compartida y analice el rendimiento.
Supervisión del rendimiento de memoria y análisis de la ejecución de tareas en dispositivos
Mida el rendimiento de memoria y la ejecución de tareas en un dispositivo SoC y, después, visualice y analice estas mediciones para ajustar un modelo de SoC que se adapte a sus requisitos de rendimiento del sistema. Interactúe en tiempo real con dispositivos SoC desde MATLAB o desde su test bench de Simulink.
Medición de la ejecución de tareas con un analizador de instrumentación de código.
Implementación en dispositivos SoC y FPGA
Genere diseños de referencia y código RTL para lógica programable. Genere código C/C++ para tareas de procesador.
Generación de un proyecto de software embebido
Cuando se emplea con Embedded Coder®, SoC Blockset genera proyectos de software embebido completos a partir de modelos, los cuales incluyen planificadores, tareas de software e integración de controladores de dispositivos de E/S.
Generación de proyectos de software embebido completos a partir de modelos.
Exportación de diseños de referencia
Genere diseños de referencia para lógica programable. Los diseños de referencia son redes configuradas de cores IP con rutas de datos y control que se pueden conectar a memorias externas y aplicaciones software. SoC Blockset conecta con herramientas de diseño de Xilinx e Intel para producir flujos de bits y, posteriormente, programa placas FPGA y SoC.
Genere diseños de referencia para su uso con IP de algoritmos de HDL.
Generación de IP de algoritmos
Genere IP de algoritmos con optimización para plataformas de ejecución con HDL Coder™. Integre la IP generada en los diseños de referencia exportados desde SoC Blockset y utilice herramientas de proveedores de FPGAs para producir flujos de bits completos.
Generación de IP de algoritmos en diseños de referencia con HDL Coder.
Generación de software de aplicación
Mediante Embedded Coder, genere código de aplicación de software e impleméntelo en una placa de hardware SoC. SoC Blockset crea tareas de forma automática, las asigna a subprocesos y enlaza interrupciones, mensajes y eventos del sistema con el código generado.
Generación de software de aplicación a partir de un modelo de algoritmo.
Placas de hardware soportadas
Implemente el hardware y las aplicaciones de software en los kits de hardware soportados equipados con FPGAs de Xilinx/Intel o SoCs. Utilice hardware support packages para las placas soportadas o cree el soporte en el caso de las placas personalizadas.
Explore gallery (3 images).
Funcionalidades más recientes
Bloque Testbench Task
Modelización del efecto de una tarea externa que compite por recursos con una aplicación.
Bloque Proxy Task
Modelización del efecto de una tarea de su aplicación sin una implementación de tarea explícita.
Diagnósticos de memoria de hardware
Visualización de información sobre desbordamiento de datos y latencias adicionales a partir de la ejecución en FPGA.
Analizador de kernel
Supervisión y registro de tiempos de ejecución de tareas con LTTng.
Bloque I/O Data Source
Lectura de datos de un archivo de datos registrado en el mismo intervalo de tiempo que se registró en la placa de hardware.
Compatibilidad con placas personalizadas.
Consulte las notas de la versión para obtener detalles sobre estas características y las funciones correspondientes.
