SoC Blockset

 

SoC Blockset

Diseñe, analice y despliegue aplicaciones de hardware/software para dispositivos SoC de Intel y AMD

Obtenga una versión de prueba gratuita
Consulte tarifas

¿Tiene preguntas? Comuníquese con ventas.

SoC Blockset permite simular y analizar el rendimiento de algoritmos en SoC y ASIC programables. Puede desplegar estos algoritmos en forma de aplicaciones de hardware y software para prototipado y producción.

Con este blockset, puede crear modelos de arquitecturas de hardware estableciendo una interfaz entre núcleos de procesador, lógica programable, memoria y periféricos. Luego, puede utilizar los modelos para dividir algoritmos entre lógica programable y procesadores con el fin de analizar los tradeoffs de implementar en hardware o software. Además, el blockset permite programar las tareas de aplicaciones de software.

La app SoC Builder automatiza el despliegue mediante la creación de núcleos PI y software para núcleos Arm® y placas de desarrollo de programación desde Simulink, con HDL Coder y Embedded Coder.

SoC Blockset permite el análisis de aplicaciones desplegadas en hardware con herramientas de diagnóstico de rendimiento y creación de perfiles de software. Entre los dispositivos compatibles se incluyen SoC Zynq®-7000, MPSoC/RFSoC Zynq Ultrascale+ y ACAP Versal™ de AMD®, así como FPGA de SoC de Intel®.
Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset: Modelado y simulación

Arquitectura a partir de especificaciones

Realice un análisis preliminar de un diseño para determinar si las tareas de software de la aplicación se pueden programar en el hardware seleccionado. Comience con una arquitectura funcional de la aplicación en System Composer y asigne componentes funcionales a procesadores o lógica programable.

Documentación | Ejemplos

Placas de desarrollo ZCU102, ZCU216 y VCK190 de Xilinx.

Uso de Versal y RFSoC/MPSoC de Zynq como objetivo

Analice diseños de sistemas con modelos predefinidos de los más recientes dispositivos SoC programables de AMD, y utilice la herramienta SoC Builder para desplegarlos en placas de desarrollo y realizar pruebas.

Documentación de Versal y RFSoC/MPSoC
Ejemplos de Versal y RFSoC/MPSoC

Diagrama de bloques de recuperación de SIB1 de 5G NR para FR1 y FR2.

Aplicaciones 5G en dispositivos RFSoC

Con Wireless HDL Toolbox, puede simular y desplegar algoritmos de recuperación de MIB de 5G NR o de SIB1 de 5G NR para FR1 y FR2 utilizando una implementación de SoC Blockset en placas RFSoC Zynq UltraScale+ de AMD.

Documentación | Ejemplos

Vista de operadores del informe de análisis de algoritmos.

Uso de recursos de análisis de algoritmos

Analice algoritmos de MATLAB o modelos de Simulink para generar informes que incluyen el número de operadores aritméticos necesarios para la implementación. Utilice estos informes para comparar diferentes arquitecturas de dispositivos FPGA, ASIC y SoC, evaluar tradeoffs de diseño y explorar opciones de división entre hardware y software.

Documentación | Ejemplos

Modelado de memoria DDR

Modele memoria DDR y simule transacciones de memoria compartida entre lógica de hardware y procesadores integrados. Configure controladores DMA para arbitrar el tráfico de memoria. Tenga en cuenta la tasa de transferencia y la latencia de memoria en la simulación.

Documentación | Ejemplos

Gráficas de multitarea apropiativa generadas por SoC Blockset.

Análisis de ejecución de tareas

Modele la ejecución de tareas de software embebido como si fuera gestionada por el sistema operativo (SO). Simule tareas con tiempo preciso, teniendo en cuenta el cambio de contexto, multitareas apropiativas y duración de la ejecución. Modele interrupciones de software generadas por la estructura de FPGA. Aplique estadísticas para simular la duración de tareas no deterministas, o incorporar las duraciones de tareas medidas durante las pruebas en hardware.

Documentación | Ejemplos

Contenido de diseños de referencia, incluyendo RAM, controladores de memoria, interfaces de datos/control, FIFO, gestores de reloj y rutas de control.

Generación de diseños de referencia de HDL Coder

Genere diseños de referencia de HDL Coder directamente desde modelos de SoC Blockset, y luego utilice la herramienta HDL Workflow Advisor para integrar núcleos PI creados con HDL Coder.

Documentación | Ejemplos

App Hardware Setup para placas de Xilinx.

Uso de placas COTS y personalizadas como objetivo

Utilice la herramienta OS Customizer para modificar y agregar librerías a la distribución de Linux® del procesador integrado. Personalice el sistema operativo Linux integrado de las placas compatibles.

Documentación | Ejemplos

Imágenes de cámara, motor eléctrico, torre de telefonía móvil y pantalla de radar.

Aplicaciones destacadas

Evalúe aplicaciones de visión, comunicaciones y radar teniendo en cuenta los efectos de subsistemas de procesador, FPGA y memoria DDR. Implemente controladores de motores y electrónica de potencia divididos entre procesadores y lógica programable.

Ejemplos de visión, comunicaciones, radar y control de motores

Recursos del producto:

Documentación Ejemplos Funciones Bloques Requisitos Notas de la versión

¿Tiene interés en SoC Blockset?

Solicite una versión de prueba Solicite presupuesto

¿Tiene preguntas?

Comuníquese con el equipo técnico experto en SoC Blockset.