Contenido principal

Conceptos básicos sobre la generación de pruebas

Cree casos de prueba para validar comportamientos de modelos

Simulink® Design Verifier™ es una herramienta potente que permite mejorar la fiabilidad y la solidez de los modelos de Simulink mediante la generación automatizada de pruebas. La funcionalidad Generate Tests facilita la creación de casos de prueba exhaustivos para descubrir errores de diseño, validar comportamientos de modelos y garantizar la cobertura de todos los requisitos funcionales. Mediante el aprovechamiento de métodos formales, Simulink Design Verifier explora de manera sistemática el espacio de estados del modelo para identificar escenarios de prueba críticos, de modo que se reducen los esfuerzos manuales de pruebas y se acelera el proceso de verificación. Puede seguir los pasos fundamentales descritos para generar y utilizar casos de prueba eficazmente, lo que garantiza que el modelo cumple los criterios de diseño especificados y funciona como se espera.

Bloques

expandir todo

Test ConditionConstrain signal values in test cases
Test ObjectiveDefine custom objectives that signals must satisfy in test cases
DetectorDetect true duration on input and construct output true duration based on output type
ExtenderExtend true duration of input
ImpliesSpecify condition that produces a certain response
Within ImpliesVerify response occurs within desired duration
Verification SubsystemSpecify proof or test objectives without impacting simulation results or generated code

Funciones

expandir todo

sldvoptionsCreate design verification options object
sldv.conditionTest condition function for Stateflow charts and MATLAB Function blocks
sldv.testTest objective function for Stateflow charts and MATLAB Function blocks
sldvextractExtract subsystem or subchart contents into new model for analysis
sldvtimerIdentify, change, and display timer optimizations
sldvoptionsCreate design verification options object
sldvrunAnalyze model
sldvlogsignalsLog simulation input port values
sldvgencovAnalyze models to obtain missing model coverage
sldvgenspreadsheetGenerate spreadsheet containing test cases (Desde R2022b)
sldvruntestSimulate model by using input data
sldvruntestoptsGenerate simulation or execution options for sldvruntest or sldvruncgvtest
sldvharnessoptsDefault options for sldvmakeharness
sldvmakefilterGenerate filter file containing justification rules for objectives with Unsatisfiable, Dead Logic, Falsified, Falsified - No Counterexample, or Error - Needs Simulation status in sldvData file (Desde R2022a)
sldvmakeharnessGenerate harness model
sldvmergeharnessMerge test cases and initializations into one harness model
sldvreportGenerate Simulink Design Verifier report
sldvchecksumReturns checksum of model (Desde R2021a)

Temas