Pruebas para subsistemas y modelos referenciados
La funcionalidad Pruebas para subsistemas y modelos referenciados de Simulink® Design Verifier™ permite generar casos de prueba específicamente para subsistemas individuales y modelos referenciados dentro de un modelo de Simulink mayor. También permite centrarse en componentes específicos de un modelo, garantizando que cada parte cumple sus requisitos y funciones satisfactoriamente. Con el aislamiento y las pruebas de estos componentes, se puede lograr una verificación más específica, identificar problemas temprano y mejorar la fiabilidad y el rendimiento de todo el sistema.
Temas
- What Is Component Verification?
An overview of the two approaches to component verification.
- Generate Test Cases for a Subsystem
Analyze an individual subsystem.
- Generate Test Cases for a Reusable Library Subsystem
Analyze a reusable library subsystem.
- Achieve Missing Coverage in Subsystems and Model Blocks
Explains how to convert subsystems to Model blocks before attempting to achieve missing coverage.
- Use Test Generation Advisor to Identify Analyzable Components
Use the Test Generation Advisor to guide model and component analysis.
- Analyze a Stateflow Atomic Subchart
Analyzing an atomic subchart using Simulink Design Verifier software.
