Is HDL Coder able to do falling clock edge trigger?

1 visualización (últimos 30 días)

Mostrar comentarios más antiguos

legendbb el 13 de Nov. de 2013

0
Enlazar

Enlace directo a esta pregunta

https://la.mathworks.com/matlabcentral/answers/105976-is-hdl-coder-able-to-do-falling-clock-edge-trigger

Respondida: Tim McBrayer el 13 de Nov. de 2013

Respuesta aceptada: Tim McBrayer

Looking at DDR mode, don't know if HDL Coder is capable of handling such.

Please comment, thanks,

0 comentarios
Mostrar -2 comentarios más antiguosOcultar -2 comentarios más antiguos

Iniciar sesión para comentar.

Iniciar sesión para responder a esta pregunta.

Respuesta aceptada

Tim McBrayer el 13 de Nov. de 2013

0
Enlazar

Enlace directo a esta respuesta

https://la.mathworks.com/matlabcentral/answers/105976-is-hdl-coder-able-to-do-falling-clock-edge-trigger#answer_115097

HDL Coder cannot generate DDR code. It is planned for R2014a to support specifying either the positive or negative clock edge to use, but even then only one edge may be used at once. This single-edge limitation is due to the simple fact that Simulink semantics to not support DDR-style semantics.

0 comentarios
Mostrar -2 comentarios más antiguosOcultar -2 comentarios más antiguos

Iniciar sesión para comentar.

Más respuestas (0)

Iniciar sesión para responder a esta pregunta.

Categorías

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

FPGA, ASIC, and SoC Development HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

Más información sobre Xilinx FPGA and SoC Devices en Help Center y File Exchange.

Productos

HDL Coder

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by