HDL Coder reset - asynchronous and synchronous possible?
Mostrar comentarios más antiguos
Hi,
is it possible to generate HDL code with both, asynchronous and synchronous reset?
https://de.mathworks.com/help/hdlfilter/ports-and-resets.html#bsuyrsd
Respuesta aceptada
Kiran Kintali
el 29 de Mzo. de 2020
0 votos
Currently it is not possible. The generated code uses either sync or async reset. Can you explain your usecase?
Thanks
Más respuestas (0)
Categorías
Más información sobre AMD FPGA and SoC Devices en Centro de ayuda y File Exchange.
el 26 de Mzo. de 2020
el 29 de Mzo. de 2020
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!
Translated by 
