Simulink Design Verifier

 

Simulink Design Verifier

Identifique errores de diseño, demuestre el cumplimiento de requisitos y genere pruebas

Más información:

Detección de errores de diseño

Descubra errores de diseño en su modelo antes de la simulación, incluidos errores en tiempo de ejecución, errores de diagnóstico y lógica muerta.

Errores en tiempo de ejecución y errores de diagnóstico

Antes de ejecutar las simulaciones, puede detectar errores en tiempo de ejecución y de modelado, incluidos errores de desbordamiento de enteros, división por cero, array fuera de límites, valores por debajo de lo normal y punto flotante, así como errores de validez de datos. 

Lógica muerta

Localice objetos en su modelo que no puedan ser activados durante la simulación y ejecución de código generado.

Visualización de la lógica muerta en sus modelos.

Visualización de la lógica muerta en sus modelos.

Generación de casos de pruebas

Genere casos de pruebas para simulación dinámica con el objetivo de alcanzar los objetivos de cobertura estructural y funcional.

Vectores de prueba para analizar la falta de cobertura

Aumente y amplíe los casos de pruebas creados de forma manual existentes para solucionar una cobertura de modelo incompleta.

Casos de pruebas basados en requisitos

Genere casos de pruebas a partir de modelos de requisitos del sistema.

Casos de pruebas para código C/C++

Genere casos de pruebas para aumentar la cobertura del código generado y el código C/C++ invocado desde bloques de Simulink® y diagramas de Stateflow®.

Generación de pruebas para modelos que invocan código C.

Generación de pruebas para modelos que invocan código C.

Verificación de requisitos formales

Verifique requisitos formales expresados con MATLAB, Simulink y Stateflow.

Requisitos de seguridad

Verifique que su diseño se comporta de acuerdo con requisitos de seguridad definidos formalmente y expresados con MATLAB®, Simulink y Stateflow.

Simplificación de modelos de variantes

Utilice Variant Reducer para generar un modelo reducido destinado a un subconjunto de configuraciones válidas.

Simplificación de modelos para la implementación

Una vez que haya validado por completo su modelo de variantes principal, utilice Variant Reducer para generar un modelo reducido destinado a un subconjunto de configuraciones válidas. También se reducirán todos los archivos y dependencias de variables relacionados. Los artefactos reducidos se empaquetarán en una carpeta independiente para permitir su fácil despliegue y uso compartido con clientes y partners.

Creación de un modelo reducido.

Creación de un modelo reducido.