Expertos e ingenieros de hardware utilizan MATLAB y Simulink para desarrollar aplicaciones de producción y prototipado para la implementación en dispositivos FPGA y SoC de Microchip®.
Con MATLAB y Simulink, puede:
- Modelar la arquitectura de hardware en el nivel de sistema
- Programar FPGA sin necesidad de escribir código
- Simular y depurar FPGA con herramientas de MATLAB y Simulink
- Realizar el diseño de SoC y FPGA para producción
Uso de MATLAB con FPGA y SoC de Microchip
Modelado para la programación de FPGA
Agregue arquitectura de hardware a un algoritmo con MATLAB y Simulink. Esto incluye la cuantificación en punto fijo, que permite utilizar los recursos de forma más eficiente, y la generación de código en punto flotante nativo, para poder programar FPGA con más facilidad. Reutilice sus pruebas y algoritmo de referencia de alto nivel para simular cada ajuste sucesivo.
HDL Coder genera VHDL o Verilog sintetizable directamente desde bloques de función de Simulink y MATLAB compatibles con HDL para aplicaciones tales como procesamiento de señales, comunicaciones inalámbricas, sistemas de control de motores y potencia, y procesamiento de imágenes y vídeos.
Más información
- DEMCON reduce el tiempo de desarrollo de un instrumento quirúrgico controlado por FPGA
- Adopción del diseño basado en modelos para el desarrollo de FPGA, ASIC y SoC (15:25)
- Conversión fácil a punto fijo para la programación de FPGA (30:45)
- Generación de HDL en punto flotante para hardware de ASIC y FPGA (9:19)
Explorar productos
Programación de FPGA y SoC de Microchip
HDL Coder proporciona los pasos necesarios para programar FPGA o SoC directamente desde Simulink sin necesidad de escribir código HDL. Desde HDL Coder, puede optimizar y generar VHDL® o Verilog® sintetizable junto con interfaces AXI para la conexión a un SoC. A partir de ahí, puede llamar a Embedded Coder para generar código C/C++ para programar el software que se ejecuta en el procesador integrado.
Con HDL Coder, puede especificar el FPGA de Microchip como dispositivo de destino. Puede crear automáticamente un proyecto de SoC Design Suite de Libero®, realizar una síntesis y ejecutar place-and-route.
Más información
Explorar productos
Depuración y simulación de FPGA
HDL Verifier reutiliza los entornos de prueba de MATLAB y Simulink para verificar el diseño de FPGA.
Mediante la cosimulación, puede ejecutar automáticamente el banco de pruebas de MATLAB o Simulink conectado con un diseño en Verilog o VHDL que se ejecuta en un simulador de Mentor Graphics o Cadence Design Systems.
La simulación FPGA-in-the-loop conecta el banco de pruebas de MATLAB o Simulink con placas FPGA de Microchip compatibles a través de Ethernet.
Luego puede probar el diseño implementado en el banco de pruebas de MATLAB o Simulink.
Diseño de SoC y FPGA para producción
Expertos e ingenieros de hardware utilizan MATLAB y Simulink para colaborar en el diseño de SoC y FPGA para producción de aplicaciones inalámbricas, procesamiento de imágenes y vídeos, sistemas de control de motores y potencia, y aplicaciones esenciales para la seguridad.
Las optimizaciones de síntesis de alto nivel de HDL Coder contribuyen a satisfacer los objetivos de diseño a la vez que se mantiene la trazabilidad entre el RTL generado, el modelo y los requisitos, lo que es importante en los flujos de trabajo de alta integridad tales como DO-254. Además de VHDL y Verilog sintetizable, HDL Coder genera núcleos PI que se conectan fácilmente con Libero para la integración de sistemas. HDL Verifier genera modelos de verificación que contribuyen a acelerar el desarrollo de bancos de pruebas.
Más información
- Canalización distribuida: optimización de la velocidad de hardware
- Uso compartido de recursos para la optimización de áreas
- Control de campo orientado para una máquina síncrona de imanes permanentes
- Mejora de la verificación de RTL mediante la conexión con MATLAB (41:03)
- Diseño basado en modelos para la conformidad con la certificación DO-254
Explorar productos