MATLAB y Simulink para IA integrada

Despliegue aplicaciones de Machine Learning y Deep Learning en sistemas integrados

Con MATLAB y Simulink, puede diseñar, simular, probar, verificar y desplegar algoritmos de IA para optimizar el rendimiento y funcionalidad de sistemas integrados complejos.

¿Por qué utilizar MATLAB y Simulink?

Despliegue con recursos limitados

Genere automáticamente código optimizado para desplegar aplicaciones completas de IA integrada.

Generación de código para modelos de Deep Learning

Generación de código para modelos de Machine Learning

Simulación y pruebas con Simulink

Utilice IA con Simulink para simular y probar la integración de modelos de IA en sistemas complejos.

Deep Learning con Simulink

Estimación del estado de carga de baterías con Deep Learning

Acceso a modelos de IA previamente entrenados

Utilice modelos integrados previamente entrenados, y modelos de PyTorch^® y TensorFlow™.

Modelos de Deep Learning previamente entrenados

Conversión de modelos de Deep Learning entre PyTorch TensorFlow y MATLAB

Verificación de sistemas críticos para la seguridad

Desarrolle sistemas integrados complejos impulsados por IA para aplicaciones industriales y críticas para la seguridad.

AI Verification Library

Verificación y validación para IA con MATLAB y Simulink

Uso de MATLAB y Simulink para desplegar IA integrada

Descubra cómo preparar modelos de IA y generar código automáticamente para desplegar aplicaciones de IA integrada en CPU, GPU, FPGA y más. Explore tutoriales, ejemplos y vídeos con consejos prácticos sobre IA integrada con MATLAB y Simulink.

Gráfico con capas, estadísticas de calibración y resultados de validación para optimizar modelos de IA para despliegue integrado.

Despliegue en CPU y microcontroladores

Genere código C/C++ optimizado y portátil a partir de modelos entrenados de Machine Learning y Deep Learning con MATLAB Coder y Simulink Coder.

Desarrollo e integración de estimaciones de SOC basadas en IA para BMS con MATLAB. (7:52)

Cómo desarrollar y desplegar una red neuronal para MCU en 4 pasos (3:41)

Generación de código C/C++ genérico para redes de Deep Learning

Generación de código para una red de LSTM en Raspberry Pi

Código C/C++ en Simulink desplegado en un equipo de escritorio de NVIDIA y una GPU integrada.

Despliegue en GPU

Genere código CUDA^® optimizado para redes de Deep Learning entrenadas con GPU Coder, y despliegue en equipos de escritorio, servidores y GPU integradas.

Generación de código para detectar defectos en placas de circuito impreso con la red YOLOX

Predicción con Deep Learning utilizando NVIDIA TensorRT

Generación de código para un modelo de Simulink de Deep Learning para clasificar señales de ECG

Ejecución de inferencia de Deep Learning basada en FPGA en hardware prototipo desde MATLAB, para generar luego un núcleo PI de HDL de Deep Learning para despliegue en FPGA o ASIC.

Despliegue en FPGA y SoC

Realice prototipado de redes de Deep Learning e impleméntelas en FPGA y SoC con Deep Learning HDL Toolbox. Genere secuencias de bits y núcleos PI de procesadores de Deep Learning personalizados con HDL Coder.

Uso de MATLAB para realizar prototipado de Deep Learning en FPGA de Xilinx (3:25)

Uso de MATLAB para realizar prototipado de Deep Learning en FPGA de Intel (3:24)

Deploy Neural Network Regression Model to FPGA/ASIC Platform

Diagram of workflow for generated C code that is deployed to Qualcomm Hexagon.

Deploy to NPUs

Generate optimized code for NPUs like Qualcomm Hexagon and Infineon PPU in AURIX TC4x.

Accelerate Edge AI with the Hexagon Hardware Support Package

Qualcomm Hexagon Hardware Support from Embedded Coder

Infineon AURIX Hardware Support from Simulink

Accelerate AI Based Software Development on Infineon AURIX TC4x Microcontroller

Comprima modelos de IA

Comprima redes neuronales profundas con cuantización, proyección o poda para reducir la superficie de memoria y aumentar el rendimiento de la inferencia.

Reduce Memory Footprint of Deep Neural Networks

Proceso productivo para desplegar redes neuronales pequeñas en microcontroladores

Compresión de una red de clasificación de imágenes para despliegue en dispositivos integrados con recursos limitados