Adopción del diseño basado en modelos para el desarrollo de FPGA, ASIC y SoC
Introducción al diseño y la verificación de algoritmos y hardware digital en conjunto para explorar opciones de implementación, verificar en etapas inciales y generar componentes de verificación.
Vídeos
Curso introductorio MATLAB Onramp
Aprenda los conceptos básicos de MATLAB en este tutorial introductorio gratuito de dos horas de duración sobre las funcionalidades y los flujos de trabajo más utilizados.
Curso online interactivo
Curso introductorio Simulink Onramp
Aprenda los conceptos básicos sobre cómo crear, editar y simular modelos en Simulink en este tutorial introductorio gratuito de tres horas de duración.
Curso online interactivo
Curso de tres días que proporciona una extensa introducción al entorno de cálculo técnico de MATLAB.
Curso online interactivo o con instructor
Curso de dos días destinado a ingenieros que se están iniciando en el modelado de sistemas y algoritmos, y en la validación de diseños en Simulink.
Curso con instructor
Aprenda cómo usar Simulink y el diseño basado en modelos para crear diagramas de bloque y modelos sencillos.
Documentación
Diseño de FPGA con MATLAB (5 vídeos)
Guía en vídeo de cinco partes para aprender a diseñar FPGA con MATLAB. Descubra los factores clave que debe considerar cuando se desarrollan algoritmos de procesamiento de señales destinados a hardware de FPGA o ASIC.
Vídeo
Uso de HDL Coder WFA para implementar un efecto de distorsión
Tutorial que muestra cómo diseñar e implementar un algoritmo de procesamiento de señales de audio en hardware de FPGA con HDL Coder
Publicación en blog
FPGA para aplicaciones de DSP: conversión a punto fijo simplificada
Aprenda cómo convertir diseños de comunicaciones y procesamiento de señales de punto flotante a punto fijo en implementaciones en FPGA de manera eficiente.
Webinar grabado
Generación de HDL en punto flotante para hardware de ASIC y FPGA
Genere código VHDL o Verilog sintetizable e independiente de la plataforma directamente a partir de modelos en punto flotante de precisión simple, doble o media.
Demostración en vídeo
Diseño basado en modelos de FPGA y ASIC en el contexto de la seguridad funcional
Descubra cómo diseñar e implementar algoritmos de procesamiento de señales, diseño de sistemas de control y visión en FPGA, ASIC y SoC, conforme a estándares de seguridad funcional tales como ISO 26262, IEC 61508 o IEC 62304.
Vídeo
Tutorial autoguiado de HDL Coder
Guía tutorial paso a paso para implementar un algoritmo de MATLAB en hardware de FPGA.
Ejemplos y documentación
Guía metodológica de aprendizaje y evaluación de HDL Coder
Directrices para incorporar HDL Coder en sus diseños, con ejemplos ilustrativos de los conceptos descriptos.
Ejemplos y documentación
Curso de tres días que analiza los conceptos básicos de DSP para la implementación en FPGA.
Curso con instructor
Generación de código HDL desde Simulink
Curso de dos días que enseña cómo generar y verificar código HDL de un modelo de Simulink con HDL Coder y HDL Verifier.
Curso con instructor
Aprenda a generar código VHDL y Verilog para programar FPGA o prototipar y diseñar ASIC.
Documentación
Implementación en hardware de algoritmos FFT de alto rendimiento en FPGA
Con los parámetros de bloque integrados del bloque FFT de DSP HDL Toolbox, ingenieros pueden explorar rápidamente implementaciones de arquitecturas, simular la latencia del hardware y transmitir datos de entrada al procesamiento basado en muestras o en marcos para cumplir con los requisitos de alta velocidad.
Vídeo
Desarrollo de FPGA, ASIC y SoC con MATLAB y Simulink
Descubra cómo el diseño de alto nivel en MATLAB y Simulink permite acortar el tiempo de diseño y verificación en proyectos de ASIC y FPGA. HDL Coder proporciona este entorno de diseño. HDL Verifier enlaza con herramientas de verificación líderes en la industria para verificar el diseño.
Vídeos
Flujo de trabajo de MATLAB a SystemC para Cadence Stratus HLS
Aprenda a realizar implementaciones de código de MATLAB optimizadas para ASIC con HDL Coder. Genere código SystemC sintetizable en punto fijo con un banco de pruebas de SystemC para su uso con la herramienta de síntesis de alto nivel Cadence Stratus HLS.
Vídeos
From Algorithms to FPGA / ASIC Implementation with MATLAB and Simulink
Learn about the high-level design of FPGAs and ASIC with MATLAB and Simulink through live demonstrations using HDL Coder. The demonstration covers a step-by-step process from initial models, hardware construct incorporation, and RTL code generation.
Vídeos
Mejora de la verificación de RTL mediante la conexión con MATLAB
Genere componentes de DPI de SystemVerilog para acelerar la creación de un entorno de verificación; depure los problemas de cosimulación entre MATLAB o Simulink y simulación HDL, y aprenda a eliminar bugs con más antelación mediante una colaboración más estrecha.
Webinar grabado
Generación de modelos de DPI-C desde MATLAB mediante HDL Verifier
Genere un modelo de referencia de DPI-C de SystemVerilog para su uso en simulación UVM desde MATLAB mediante HDL Verifier.
Demostración en vídeo
Generación de DPI de SystemVerilog para verificar sistemas analógicos/de señales mixtas
Exporte modelos de Simulink analógicos/de señales mixtas a un simulador de SystemVerilog.
Vídeo
Importación de HDL para cosimulación con Simulink.
Utilice HDL Verifier para importar VHDL o Verilog manual o existente para cosimulación con Simulink.
Demostración en vídeo
Uso de captura de datos de FPGA para depurar un diseño
Tutorial que muestra cómo insertar funcionalidad para extraer datos de un prototipo FPGA para depurar en MATLAB y Simulink
Publicación en blog
MATLAB as AXI Master con placas de SoC Zynq y FPGA de Xilinx
MATLAB as AXI Master en HDL Verifier proporciona acceso de lectura/escritura a ubicaciones de la memoria interna en placas SoC de Zynq® y FPGA de Xilinx® desde una sesión de MATLAB. Descubra cómo se utiliza para controlar un núcleo PI generado por HDL Coder.
Demostración en vídeo
Learn how to test and verify Verilog and VHDL designs for FPGAs, ASICs, and SoCs using HDL simulators and FPGA boards.
Documentación
ASIC Testbench for HDL Verifier
ASIC Testbench for HDL Verifier es un complemento de HDL Verifier que permite generar componentes de banco de pruebas desde MATLAB o Simulink en entornos UVM o SystemVerilog.
Documentación
Exporte bancos de pruebas de UVM y SystemVerilog desde MATLAB y Simulink a entornos de producción con ASIC/FPGA para simuladores de Cadence, Siemens, Synopsys y AMD.
Vídeos
Modelado y simulación | Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset
Utilice SoC Blockset para diseñar y simular aplicaciones con algoritmos de procesador y FPGA, e interfaces de memoria antes de realizar el despliegue en hardware.
Vídeos
Radio definida por software (SDR) con MATLAB y Simulink
Aprenda a capturar y procesar datos inalámbricos en tiempo real con MATLAB y plataformas de radio definida por software (SDR).
Webinar grabado
Desarrollo de aplicaciones de radio para RFSoC con MATLAB y Simulink. (4 vídeos)
Descubra cómo diseñar e implementar un radar de rango Doppler en una plataforma RFSoC Zynq UltraScale+ de Xilinx. Simule el acceso a la memoria externa y la planificación de tareas, y luego genere y despliegue código para verificar el comportamiento.
Vídeo
Procesamiento de visión para FPGA (5 vídeos)
Descubra las consideraciones, el flujo de trabajo y las técnicas para algoritmos de procesamiento de visión destinados a hardware de FPGA.
Serie de vídeos
Deep Learning en dispositivos integrados: Consideraciones para el despliegue en FPGA
Aprenda a diseñar aplicaciones de Deep Learning, visión artificial y procesamiento de señales, y desplegarlas en CPU, GPU NVIDIA y FPGA Zynq de Xilinx. Realice prototipado de redes de Deep Learning en aplicaciones basadas en FPGA con el nuevo flujo de trabajo basado en MATLAB.
Vídeo
Certificación de un sistema de control de vuelo implementado en un SoC
Aprenda a utilizar el diseño basado en modelos para desarrollar un sistema de control de vuelo que incluya software (código C) y FPGA (código HDL) implementado en un SoC (sistema en un chip).
Vídeo
Soluciones de CPU, FPGA y E/S para simulación y pruebas en tiempo real con Simulink
Obtenga una visión general de las soluciones de simulación y pruebas en tiempo real (RTST) de MathWorks y Speedgoat para RCP/HIL. Pruebe el diseño de sistema de control de una simulación en escritorio en tiempo real con hardware y E/S.
Webinar grabado
Simulación de hardware-in-the-loop (HIL) basada en FPGA para electrónica de potencia
Descubra cómo HDL Coder puede implementar un modelo de Simscape en código HDL para realizar pruebas de hardware-in-the-loop en FPGA en una plataforma de hardware Speedgoat en tiempo real.
Webinar grabado
Programación de SoC Zynq de AMD con MATLAB y Simulink
Curso práctico de dos días que se centra en el desarrollo y la configuración de modelos en Simulink y la implementación de SoC Zynq-7000 programables de AMD.
Curso con instructor
Radio definida por software con Zynq y Simulink
Curso práctico de un día que se centra en el modelado de diseños basado en radio definida por software en MATLAB y Simulink, y en la configuración e implementación de ADI RF SOM.
Curso con instructor
Por qué utilizar FPGA para control de motores
Descubra cómo y por qué los ingenieros de sistemas de control de motores incorporan FPGA y SoC en sus diseños, utilizando Simulink con muy pocas líneas de programación de FPGA.
Demostración en vídeo
Soporte y otros recursos
Aprenda a usar e integrar MATLAB y Simulink en su flujo de trabajo en seminarios gratuitos relacionados con su área de interés
Obtenga ayuda con productos y servicios
